package hardcaml_of_verilog

  1. Overview
  2. Docs
module Make (I : Hardcaml.Interface.S) (O : Hardcaml.Interface.S) : sig ... end