package diffast-langs-verilog
sectionYPositions = computeSectionYPositions($el), 10)"
x-init="setTimeout(() => sectionYPositions = computeSectionYPositions($el), 10)"
>
Verilog parser plugin for Diff/AST
Install
dune-project
Dependency
Authors
Maintainers
Sources
v0.3.5.1.tar.gz
sha256=6971a07313d308bdfcfe165fd76c218454826fe594acfa6ab25b0e7a1c739cb5
md5=be0348ed663151930bc8ced0ca678b60
doc/diffast-langs-verilog.base/Verilog_base/V_fact/F/argument-1-L/index.html
Parameter F.L
include Verilog_base.V_label.Spec.LABEL_T
val null_annotation : annotationval annotation_to_string : annotation -> stringval to_string : t -> stringval to_char : t -> charval to_short_string : ?ignore_identifiers_flag:bool -> t -> stringval to_simple_string : t -> stringval to_elem_data :
?strip:bool ->
?afilt:(string -> bool) ->
Diffast_core.Spec.Loc.t ->
t ->
string * (string * string) list * stringval of_elem_data : string -> (string * string) list -> string -> tval is_order_insensitive : t -> boolval move_disallowed : t -> boolval is_common : t -> boolval is_to_be_notified : t -> boolval is_collapse_target : Diffast_core.Parser_options.c -> t -> boolval forced_to_be_collapsible : t -> boolval is_named : t -> boolval is_named_orig : t -> boolval is_boundary : t -> boolval is_partition : t -> boolval is_sequence : t -> boolval is_ntuple : t -> boolval get_ident_use : t -> stringval get_category : t -> stringval get_name : ?strip:bool -> t -> stringval get_value : t -> stringval has_value : t -> boolval has_non_trivial_value : t -> boolval has_non_trivial_tid : t -> boolval cannot_be_keyroot : Diffast_core.Spec.node_t -> boolval is_phantom : t -> boolval is_special : t -> boolval is_string_literal : t -> boolval is_int_literal : t -> boolval is_real_literal : t -> boolval is_statement : t -> boolval is_block : t -> boolval is_primary : t -> boolval is_op : t -> boolval is_scope_creating : t -> boolval to_tag : ?strip:bool -> t -> string * (string * string) listval is_always_construct : t -> boolval is_timing_control : t -> boolval is_continuous_assign : t -> boolval is_blocking_assign : t -> boolval is_non_blocking_assign : t -> boolval is_if : t -> boolval is_case : t -> boolval is_case_item : t -> boolval is_case_cond : t -> boolval is_module_decl : t -> boolval is_ports : t -> boolval is_port : t -> boolval is_port_dir : t -> boolval is_net_type : t -> boolval is_data_type : t -> boolval is_var_data_type : t -> boolval is_signing : t -> boolval is_ranges : t -> boolval is_variable_dims : t -> boolval is_inst : t -> boolval is_initial_construct : t -> boolval is_final_construct : t -> boolval is_generate_region : t -> boolval is_param_port_decl : t -> boolval is_param_assign : t -> boolval is_data_decl_var : t -> boolval is_net_decl : t -> boolval is_reg : t -> boolval is_wire : t -> boolval is_expr : t -> boolval is_stmt : t -> boolval is_pp_define : t -> boolval is_pp_include : t -> boolval is_source_text : t -> boolval getlab : Verilog_base.V_label.Spec.node_t -> t sectionYPositions = computeSectionYPositions($el), 10)"
x-init="setTimeout(() => sectionYPositions = computeSectionYPositions($el), 10)"
>